10% de desconto

System-On-Chip Test Architectures eBook

Nanometer Design For Testability

de Laung-Terng Wang, Nur A. Touba e Charles E. Stroud
idioma: inglês
Editor: ELSEVIER SCIENCE, julho de 2010 ‧
66,24€
10% DESCONTO CARTÃO
DISPONIBILIDADE IMEDIATA
Ebook para ADE
A guide to VLSI Testing and Design-for-Testability techniques that allows students, researchers, DFT practitioners, and VLSI designers to master System-on-Chip Test architectures, for test debug and diagnosis of digital, memory, and analog/mixed-signal designs. It also includes practical problems at the end of each chapter for students.

System-On-Chip Test Architectures

Nanometer Design For Testability

de Laung-Terng Wang, Nur A. Touba e Charles E. Stroud

Propriedade Descrição
ISBN: 9780080556802
Editor: ELSEVIER SCIENCE
Data de Lançamento: julho de 2010
Idioma: Inglês
Tipo de produto: eBook
Formato e Compatibilidade: PDF para ADE
Coleção: Systems On Silicon
Classificação Temática: eBooks em Inglês > Engenharia > Eletricidade e Energia
EAN: 9780080556802