10% de desconto

Asic Design And Synthesis

Rtl Design Using Verilog

de Vaibbhav Taraate
idioma: inglês
Editor: SPRINGER VERLAG, SINGAPORE, Janeiro de 2022 ‧
162,21€
10% DESCONTO CARTÃO
portes grátis
Venda o seu livro
This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

Asic Design And Synthesis

Rtl Design Using Verilog

de Vaibbhav Taraate

Propriedade Descrição
ISBN: 9789813346444
Editor: SPRINGER VERLAG, SINGAPORE
Data de Lançamento: Janeiro de 2022
Idioma: Inglês
Dimensões: 155 x 235 x 20 mm
Encadernação: Capa mole
Páginas: 330
Tipo de produto: Livro
Classificação Temática: Livros em Inglês > Engenharia > Eletricidade e Energia
EAN: 9789813346444