10% de desconto

Asic Design And Synthesis eBook

Rtl Design Using Verilog

de Vaibbhav Taraate
idioma: inglês
Editor: Springer Nature Singapore, Janeiro de 2021 ‧
158,34€
10% DESCONTO CARTÃO
DISPONIBILIDADE IMEDIATA
Ebook para ADE
This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

Asic Design And Synthesis

Rtl Design Using Verilog

de Vaibbhav Taraate

Propriedade Descrição
ISBN: 9789813346420
Editor: Springer Nature Singapore
Data de Lançamento: Janeiro de 2021
Idioma: Inglês
Tipo de produto: eBook
Formato e Compatibilidade:
Classificação Temática: eBooks em Inglês > Engenharia > Eletricidade e Energia
eBooks em Inglês > Informática > Hardware
EAN: 9789813346420
Acessibilidade: Ver características de acessibilidade indicadas pelo editor