adicionar à lista de desejos
Introduction To Logic Synthesis Using Verilog Hdl
idioma: inglês
Editor:
MORGAN & CLAYPOOL PUBLISHERS, junho de 1905 ‧
ver detalhes do produto
ESGOTADO OU NÃO DISPONÍVEL
Venda o seu livro
SINOPSE
Explains how to write accurate Verilog descriptions of digital systems that can be synthesized into digital system netlists with desirable characteristics. This book contains numerous Verilog examples that begin with simple combinational networks and progress to synchronous sequential logic systems.
DETALHES
| Propriedade | Descrição |
|---|---|
| ISBN: | 9781598291063 |
| Editor: | MORGAN & CLAYPOOL PUBLISHERS |
| Data de Lançamento: | junho de 1905 |
| Idioma: | Inglês |
| Encadernação: | Capa mole |
| Páginas: | 84 |
| Tipo de produto: | Livro |
| Classificação Temática: |
Livros em Inglês
>
Engenharia
>
Eletricidade e Energia
|
| EAN: | 9781598291063 |
-
Multiple-Valued Logic10%Springer International Publishing AG37,84€ 10% CARTÃOportes grátis
-
Introduction To Logic Synthesis Using Verilog Hdl10%Springer International Publishing AG33,79€ 10% CARTÃOportes grátis
-
Introduction To Logic Synthesis Using Verilog Hdl10%Springer International Publishing AG33,79€ 10% CARTÃOportes grátis