Capa do artigo Improving Performance And Reducing Power With Hardware Acceleration - Static Timing Analysis Based Transformations Of Combinational Logic In A High Level Asic Synthesis Flow

Improving Performance And Reducing Power With Hardware Acceleration - Static Timing Analysis Based Transformations Of Combinational Logic In A High Level Asic Synthesis Flow

de Alex K. Jones e Colin J. Ihrig
idioma: inglês
Editor: VDM Verlag, dezembro de 2008 ‧
ESGOTADO OU NÃO DISPONÍVEL
Venda o seu livro

Improving Performance And Reducing Power With Hardware Acceleration - Static Timing Analysis Based Transformations Of Combinational Logic In A High Level Asic Synthesis Flow

de Alex K. Jones e Colin J. Ihrig

Propriedade Descrição
ISBN: 9783639106909
Editor: VDM Verlag
Data de Lançamento: dezembro de 2008
Idioma: Inglês
Encadernação: Capa mole
Páginas: 96
Tipo de produto: Livro
Classificação Temática: Livros em Inglês > Informática > Outras Aplicações
Livros em Inglês > Informática > Iniciação à Informática
EAN: 9783639106909

ALEX K. JONES

VER MAIS TÍTULOS DESTE AUTOR

COLIN J. IHRIG

VER MAIS TÍTULOS DESTE AUTOR